La tecnologia HLS consente di descrivere circuiti complessi attraverso linguaggi di alto livello, come C/C++, aumentando la produttività e riducendo i tempi di progettazione e validazione. Una descrizione di alto livello permette direttamente di esprimere una semantica data-flow, facendo dell’HLS un forte candidato per l’accelerazione snello degli algoritmi DSP/ISP e dell’Artificial Vision. Questa tesi esplorerà i trade‑off di prestazioni ed area di design HLS per applicazioni DSP e ISP ad alto throughput, sia nel contesto dello sviluppo di acceleratori che dell’integrazione di sistemi.
Argomento principale:
- High-Level Synthesis (HLS)
- Digital Signal Processing (DSP) / Image Signal Processing (ISP)
Requisiti di base:
- Ingegneria Informatica, Elettronica, dell’Automazione, delle Telecomunicazioni o corsiaffini.
- Conoscenza dei linguaggi di programmazione C/C++
- Conoscenza dei sistemi digitali e digital signal processing (DSP)
- Familiarità con linguaggi hardware Descrizione (VHDL e/o Verilog)
- Familiarità con tecnologie FPGA (AMD Xilinx, Intel Altera, Microchip, Lattice)
Sede: Napoli
#J-18808-Ljbffr