PpLa tecnologia HLS consente di descrivere circuiti complessi attraverso linguaggi di alto livello, come C/C++, aumentando la produttività e riducendo i tempi di progettazione e validazione. Una descrizione di alto livello permette direttamente di esprimere una semantica data-flow, facendo dell’HLS un forte candidato per l’accelerazione efficiente degli algoritmi DSP/ISP e dell’Artificial Vision. Questa tesi esplorerà i trade‑off di prestazioni ed area di design HLS per applicazioni DSP e ISP ad alto throughput, sia nel contesto dello sviluppo di acceleratori che dell’integrazione di sistemi. /ph3Argomento principale: /h3ulliHigh-Level Synthesis (HLS) /liliDigital Signal Processing (DSP) / Image Signal Processing (ISP) /li /ulh3Requisiti di base: /h3ulliIngegneria Informatica, Elettronica, dell’Automazione, delle Telecomunicazioni o corsiaffini. /liliConoscenza dei linguaggi di programmazione C/C++ /liliConoscenza dei sistemi digitali e digital signal processing (DSP) /liliFamiliarità con linguaggi hardware Descrizione (VHDL e/o Verilog) /liliFamiliarità con tecnologie FPGA (AMD Xilinx, Intel Altera, Microchip, Lattice) /li /ulpbSede: /bNapoli /p /p #J-18808-Ljbffr