AYES cerca un FPGA Engineer con almeno 1 anno di esperienza nella progettazione di logiche digitali su FPGA tramite VHDL/SystemVerilog. La risorsa si occuperà
