Randstad Technical Talent Selection è la specialty che si occupa di Ricerca & Selezione di professionisti qualificati in ambito meccanico, ingegneristico e produttivo.
\n
Dopo aver letto questa descrizione, invii il suo CV e le eventuali informazioni aggiuntive richieste facendo clic sul pulsante di candidatura.Per azienda innovativa operante nel settore delle neurotecnologie, specializzata nello sviluppo di sistemi elettronici avanzati per la ricerca neuroscientifica preclinica e per future applicazioni cliniche, siamo alla ricerca di un
\n
FPGA FIRMWARE DEVELOPER da inserire nel team multidisciplinare di Ricerca e Sviluppo, con ruolo attivo nella progettazione, implementazione, simulazione e debug di architetture digitali ad alte prestazioni per sistemi di acquisizione ed elaborazione dati real-time.
\n
Si offre
\n
- Tipologia contrattuale, livello di inquadramento e compenso commisurati all'esperienza e alle competenze del candidato. RAL indicativa di 40.000€;
- un atmosfera di lavoro stimolante e multidisciplinare.
- contesto dinamico tipico di una realtà deep-tech in forte crescita, con elevata autonomia operativa e possibilità di contribuire concretamente alle scelte tecniche e architetturali.
- l'opportunità di contribuire allo sviluppo di tecnologie all'avanguardia nel campo delle interfacce neurali.
- collaborazioni con partner industriali e centri di ricerca internazionali attivi nel settore delle neuroscienze e delle neurotecnologie.
Sede di lavoro: Genova Di cosa ti occuperai?\n
La figura selezionata sarà coinvolta nello sviluppo di architetture digitali su FPGA per sistemi avanzati di acquisizione e stimolazione neurale operanti in tempo reale. Il ruolo prevede attività dirette di progettazione RTL, simulazione, integrazione, debug e validazione di logiche digitali complesse all'interno di piattaforme elettroniche mixed-signal ad elevata densità di canali.
\n
Nello specifico, ti occuperai di:
\n
- progettazione e implementazione di architetture digitali su FPGA utilizzando Verilog/SystemVerilog (eventualmente VHDL), con particolare attenzione a modularità, riusabilità e scalabilità del codice RTL;
- sviluppo di pipeline di elaborazione dati ad alte prestazioni per segnali bioelettrici (buffering, filtering, packetizzazione, sincronizzazione, gestione timestamp);
- progettazione e verifica di interfacce di comunicazione ad alta velocità, tra cui SPI, LVDS, AXI4-Stream, AXI4-Lite, DDR, Ethernet e altre interfacce custom;
- simulazione funzionale e verifica delle architetture tramite testbench dedicati e verifica della robustezza del design;
- esecuzione dei flussi di sintesi, place & route e timing closure utilizzando tool-chain dei principali vendor FPGA;
- ottimizzazione delle architetture in termini di latenza, throughput, utilizzo risorse logiche, DSP e memoria interna;
- integrazione della logica FPGA con microcontrollori, SoC, sistemi ADC/DAC, memorie DDR e front-end analogici ad alte prestazioni;
- attività di bring-up hardware, debug su prototipo e verifica funzionale a livello di sistema, utilizzando strumenti di debug embedded (ILA, SignalTap, ecc.) e strumentazione da laboratorio;
- collaborazione continua con i team hardware e software per garantire integrazione efficace tra le diverse componenti del sistema;
- supporto alla definizione dell'architettura digitale di sistema e al miglioramento continuo delle soluzioni implementate;
- mantenimento della documentazione tecnica, gestione del versionamento del codice (es. Git) e contributo al processo di sviluppo strutturato.
Quali requisiti stiamo cercando?\n
- Laurea in Ingegneria Elettronica o campo equivalente;
- esperienza pratica nella progettazione FPGA e nello sviluppo RTL utilizzando Verilog e SystemVerilog (eventualmente VHDL);
- buona familiarità con strumenti di simulazione e verifica (testbench, waveform analysis, debug funzionale);
- esperienza con toolchain di sviluppo FPGA (es. Quartus, Vivado, Libero, Diamond) e con i flussi di sintesi, place & route e timing closure;
- solida conoscenza dell'elettronica digitale (logica sequenziale e combinatoria, FSM, pipeline, gestione clock e reset). xivgfpx
--\n
La ricerca è rivolta ai candidati ambosessi (L.903/77). Ti preghiamo di leggere l'informativa sulla privacy ai sensi dell'art. 13 del Regolamento (UE) 2016/679 sulla protezione dei dati (GDPR) sul sito