PRandstad Technical Talent Selection è la specialty che si occupa di Ricerca Selezione di professionisti qualificati in ambito meccanico, ingegneristico e produttivo. /ppbrScorra verso il basso per trovare i dettagli completi dell'offerta, inclusa l'esperienza richiesta e le mansioni associate.br/ppPer azienda innovativa operante nel settore delle neurotecnologie, specializzata nello sviluppo di sistemi elettronici avanzati per la ricerca neuroscientifica preclinica e per future applicazioni cliniche, siamo alla ricerca di un /ppbr/ppstrongFPGA FIRMWARE DEVELOPER /strong /ppbr/ppda inserire nel team multidisciplinare di Ricerca e Sviluppo, con ruolo attivo nella progettazione, implementazione, simulazione e debug di architetture digitali ad alte prestazioni per sistemi di acquisizione ed elaborazione dati real-time. /ppbr/ppstrongSi offre: /strong /pulliTipologia contrattuale, livello di inquadramento e compenso commisurati all’esperienza e alle competenze del candidato. RAL indicativa di 40.000€; /liliun ambiente di lavoro stimolante e multidisciplinare. /lilicontesto agile tipico di una realtà deep-tech in forte crescita, con elevata autonomia operativa e possibilità di contribuire concretamente alle scelte tecniche e architetturali. /lilil'opportunità di contribuire allo sviluppo di tecnologie all'avanguardia nel campo delle interfacce neurali. /lilicollaborazioni con partner industriali e centri di ricerca internazionali attivi nel settore delle neuroscienze e delle neurotecnologie. /li /ulpbr/ppstrongSede di lavoro /strong: Genova /ppbr/ppstrongDi cosa ti occuperai? /strong /ppbr/ppLa figura selezionata sarà coinvolta nello sviluppo di architetture digitali su FPGA per sistemi avanzati di acquisizione e stimolazione neurale operanti in tempo reale. Il ruolo prevede attività dirette di progettazione RTL, simulazione, integrazione, debug e validazione di logiche digitali complesse all’interno di piattaforme elettroniche mixed-signal ad elevata densità di canali. /ppbr/ppNello specifico, ti occuperai di: /ppbr/pulliprogettazione e implementazione di architetture digitali su FPGA utilizzando Verilog/SystemVerilog (eventualmente VHDL), con particolare attenzione a modularità, riusabilità e scalabilità del codice RTL; /lilisviluppo di pipeline di elaborazione dati ad alte prestazioni per segnali bioelettrici (buffering, filtering, packetizzazione, sincronizzazione, gestione timestamp); /liliprogettazione e verifica di interfacce di comunicazione ad alta velocità, tra cui SPI, LVDS, AXI4-Stream, AXI4-Lite, DDR, Ethernet e altre interfacce custom; /lilisimulazione funzionale e verifica delle architetture tramite testbench dedicati e verifica della robustezza del design; /liliesecuzione dei flussi di sintesi, place route e timing closure utilizzando tool-chain dei principali vendor FPGA; /liliottimizzazione delle architetture in termini di latenza, throughput, utilizzo risorse logiche, DSP e memoria interna; /liliintegrazione della logica FPGA con microcontrollori, SoC, sistemi ADC/DAC, memorie DDR e front-end analogici ad alte prestazioni; /liliattività di bring-up hardware, debug su prototipo e verifica funzionale a livello di sistema, utilizzando strumenti di debug embedded (ILA, SignalTap, ecc.) e strumentazione da laboratorio; /lilicollaborazione continua con i team hardware e software per garantire integrazione efficace tra le diverse componenti del sistema; /lilisupporto alla definizione dell’architettura digitale di sistema e al miglioramento continuo delle soluzioni implementate; /lilimantenimento della documentazione tecnica, gestione del versionamento del codice (es. Git) e contributo al processo di sviluppo strutturato. /li /ulpbr/ppstrongQuali requisiti stiamo cercando? /strong /ppbr/pulliLaurea in Ingegneria Elettronica o campo equivalente; /liliesperienza pratica nella progettazione FPGA e nello sviluppo RTL utilizzando Verilog e SystemVerilog (eventualmente VHDL); /lilibuona familiarità con strumenti di simulazione e verifica (testbench, waveform analysis, debug funzionale); /liliesperienza con toolchain di sviluppo FPGA (es. Quartus, Vivado, Libero, Diamond) e con i flussi di sintesi, place route e timing closure; /lilisolida conoscenza dell’elettronica digitale (logica sequenziale e combinatoria, FSM, pipeline, gestione clock e reset). xdwybme /li /ulpbr/pp-- /ppLa ricerca è rivolta ai candidati ambosessi (L.903/77). Ti preghiamo di leggere l'informativa sulla privacy ai sensi dell'art. 13 del Regolamento (UE) 2016/679 sulla protezione dei dati (GDPR) sul sito /p