Pubblicato il 18 giugno
Mansioni della posizione
Chi siamo
Move Silicon è la business unit di Move S.p. A. dedicata allo sviluppo di soluzioni ASIC e So C ad alta efficienza per applicazioni industriali, automotive e Io T. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull'affidabilità e sulla sostenibilità dei nostri progetti.
La posizione
Stiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse sul digital backend, con un focus sull'innovazione e l'eccellenza tecnica.
Cerchiamo un Digital Backend Engineer con solida esperienza nella progettazione fisica (RTL-to-GDS) di ASIC/So C complessi.
La figura sarà responsabile di floor-planning, place-&-route, timing closure e verifiche di sign-off, assicurando che i nostri dispositivi rispettino gli obiettivi di prestazioni, area e potenza prima del tape-out.
Responsabilità principali Synthesis e floor-planning a partire da netlist RTL, definendo macro placement, channel e power grid.
Place-&-Route (Cadence Innovus, Synopsys ICC2/ Fusion Compiler, Siemens Aprisa) con focus su congestione, timing e DRC.
Clock-Tree Synthesis (CTS) e ottimizzazione di skew, jitter e insertion delay.
Static Timing Analysis (STA) con Prime Time o Tempus, chiusura di hold/set-up e path critici multi-corner.
Power e IR-drop analysis, integrazione di tecniche low-power (UPF, DVFS, power gating).
Physical verification (DRC/LVS), EM/IR e sign-off di layout con Calibre o Pegasus.
Script di automazione (TCL, Python, Bash) per flussi P&R; e regressioni di verifica su server farm.
Generazione di documentazione tecnica e report di stato per designer digitali, layout e management.
Mentorship di profili junior e interfaccia con foundry e service house di package & test.
Requisiti Must-have 4-5 anni di esperienza in backend/physical design ASIC o So C. Laurea magistrale in Ingegneria Elettronica/Informatica (o equivalente).
Padronanza di Innovus/ICC2/Aprisa e Prime Time/Tempus.
Competenze di CTS, STA, DRC/LVS e chiusura timing multi-corner.
Capacità di scripting in TCL/Python e uso di Git.
Nice-to-have Esperienza su nodi Fin FET = 7 nm.
Implementazioni low-power avanzate (UPF, active clock gating).
Sign-off EMIR (Voltus, Red Hawk).
Integrazione IP ad alta velocità (PCIe, DDR, Ser Des).
Conoscenza requisiti ISO *****/AEC-Q100 per automotive.
Cosa offriamo Economics: contratto a tempo indeterminato CCNL Commercio.
Crescita: ambiente dinamico che favorisce innovazione e aggiornamento continuo (corsi tool EDA, conferenze DATE/ISPD).
Sede: uffici nel cuore di Milano, vicino a trasporti pubblici e servizi.
Socialità: team-building ed eventi regolari per rafforzare lo spirito di squadra.
Benefit: bonus annuale legato ai risultati, mensa interna/buoni pasto, assicurazione sanitaria.
Sede di lavoro
Via Marcantonio Colonna 35, ***** Milano – possibilità di smart working.
Via Carlo Piaggia 421, ***** Lucca – possibilità di smart working.
Equal Opportunity
Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.
Accogliamo candidati di ogni genere (ai sensi della Legge ******).
#J-*****-Ljbffr
