Cerchiamo un/a Avionics Subsystem Engineers per potenziare i team di ingegneria avionica.
L'Avionic Subsystem Engineer rappresenta un punto di riferimento tecnico per la progettazione avionica a livello di sottosistema, con particolare attenzione all'architettura e ai budget, alle interfacce e alla gestione dei dati, alla definizione e configurazione dei protocolli di comunicazione, nonché alla definizione del concetto e dell'architettura.
Si occupa inoltre della definizione delle specifiche di input per le unità avioniche (hardware, software e firmware, ove applicabile), con focus sulla definizione della baseline di software avionico (ASW) per il computer di bordo.
Fornisce supporto alle attività di test nelle diverse fasi di integrazione, contribuendo alla definizione delle specifiche di test, al supporto operativo durante le prove e alla revisione dei risultati.
Definizione dell'architettura avionica e dei relativi budget
Definizione delle interfacce dati e dei data budget
Selezione e configurazione dei protocolli di comunicazione
Definizione del concetto e dell'architettura FDIR
Definizione delle specifiche di input per le unità avioniche, con focus sulla baseline ASW per il computer di bordo
Partecipazione al processo di procurement: definizione dello Statement of Work, partecipazione a meeting tecnici e revisione della documentazione
Partecipazione al processo di sviluppo: definizione del Design and Development Plan, coordinamento di meeting tecnici, revisione documentale e supporto alla pianificazione
Supporto alla definizione delle attività di AIV/AIT di sistema
Supporto alle attività di test a livello di unità, sottosistema e sistema: definizione delle specifiche di test, revisione dei report e partecipazione alle prove
Supporto alla definizione delle operazioni e alle attività operative durante la missione
Competenze Tecniche
Conoscenza dell'architettura ASW avionica per computer di bordo multicore (la familiarità con SAVOIR è un plus)
Conoscenza dell'architettura HW e SW del computer di bordo, TC decoder, TM encoder e mass memory, con attenzione alle tecnologie più recenti
Familiarità con ambienti e strumentazione di test
Sedi: Pisa o Roma