Ph3Experteer Overview /h3 /brpIn ST cerca un Digital Verification Engineer – SoC per il team MDRF‑RFOC‑DVCC nel sito di Napoli. Lavora sulla verifica digitale di SoC/IP complessi per applicazioni automotive/industrial. Sviluppa e mantiene testbench SystemVerilog UVM, test in C e script Python per automazione e analisi. Lavorerai con strumenti e metodologie di AI per accelerare sviluppo, debug e analisi. Unisciti per contribuire al miglioramento continuo delle verifiche e all’innovazione sostenibile dell’azienda. /p /brh3Retribuzione / Benefits /h3 /brul /brliDefinire la strategia di verifica in collaborazione con architetti e progettisti a livello IP e/o SoC. /li /brliSviluppare e mantenere testbench UVM in SystemVerilog (environment, agent, sequencer, driver, monitor, scoreboard). /li /brliScrivere e integrare test in C per la verifica di subsystem e SoC in simulazione ed emulazione. /li /brliSviluppare script Python (e eventualmente bash/Tcl/Perl) per automatizzazione di regression, post-processing, coverage e report. /li /brliEseguire debug funzionale di casi di test falliti interfacciandosi con RTL e architetti di sistema. /li /brliEseguire simulazioni a livello gate con back-annotation SDF, analizzando issue di timing e collaborando con team di design. /li /brliAnalizzare e gestire coverage funzionale e di codice, proponendo nuovi test o miglioramenti del testbench. /li /brliUsare strumenti AI per generazione e revisione di codice testbench, analisi log e accelerazione del debug. /li /brliContribuire al miglioramento continuo dei flussi di verifica (metodologie, librerie, linee guida). /li /brliProdurre documentazione chiara su specifiche di verifica, architettura del testbench, piani di test e risultati chiave. /li /br /ul /brh3Responsabilità /h3 /brul /brliLaurea in Ingegneria Elettronica, Ingegneria/Scienze Informatiche, Fisica con focus elettronica o discipline correlate. /li /brliSolida conoscenza della verifica digitale di circuiti integrati (RTL, testbench, stimuli, checker, coverage). /li /brliEsperienza pratica con SystemVerilog e metodologia UVM (componenti, configurazione ambiente, sequencer, driver, monitor, scoreboard). /li /brliBuona conoscenza del linguaggio C per sviluppo test/firmware driver di verifica. /li /brliEsperienza con Python per scripting e automazione. /li /brliOttima conoscenza Unix/Linux (shell, file system, batch, compilazione, scripting di base). /li /brliConoscenza pratica dei principali simulators digitali (Cadence Xcelium, Synopsys VCS, Siemens Questa). /li /brliConoscenza di controllo versione (Git, SVN, DesignSync). /li /brliBuona padronanza dello ingles scritto e parlato. /li /brli5-8 anni di esperienza nel ruolo. /li /br /ul /p #J-18808-Ljbffr