Thesis in digital verification

Il candidato svolgerà la tesi presso il gruppo MDRF-RFOC-DVCC in Napoli e parteciperà alla realizzazione di un nuovo processo di Digital Verification basato sull'introduzione dell'Artificial Intelligence per la generazione di componenti di Verifica in System Verilog UVM ed in codice C destinati alla verifica di Digital IP.

• Individuare e poi studiare la Digital IP da usare come benchmark
• Individuare l'AI più adatta a svolgere il compito di verifica della Digital IP
• Guidare l'AI nel processo di addestramento per generare i componenti di verifica più adatti
• Selezionare attraverso simulazioni in SystemVerilog e codice C i componenti di verifica generati dall'AI più adatti al compito richiesto
• Condividere il processo di cui sopra con il team

• Basic of Electronics
• Digital design and hardware description languages: VHDL and/or Verilog
• Basic of C-code programming language
• Standard Linux/Unix tool commands like make, sed, etc.

• SystemVerilog, Advanced verification methodologies like UVM, Assertion based verification, C-based
• Software driven verification
• Python language

In ST, ci impegniamo a promuovere un ambiente di lavoro diversificato e inclusivo, e abbiamo tolleranza zero per la discriminazione. Miriamo a reclutare e mantenere una forza lavoro diversificata che rifletta le società intorno a noi. Ci sforziamo per l'equità nello sviluppo della carriera, nelle opportunità di carriera e nella remunerazione equa. Incoraggiamo i candidati che potrebbero non soddisfare tutti i requisiti a presentare domanda, poiché apprezziamo le prospettive diverse e offriamo opportunità di crescita e apprendimento. La diversità, l'equità e l'inclusione (DEI) sono intrecciate nella nostra cultura aziendale. La nostra visione DEI è: "In ST, puoi essere la versione autentica di te stesso".