Soc verification architect - digital (systemverilog/uvm)
Napoli
STMicroelectronics Italia
Pubblicato il Pubblicato 19h fa
Descrizione
Il candidato ideale avrà una laurea in Ingegneria Elettronica e 5-8 anni di esperienza nella verifica digitale. Si richiede un'ottima conoscenza di SystemVerilog e della metodologia UVM, oltre a competenze in C e Python.
